会员
周边
众包
新闻
博问
闪存
所有博客
当前博客
a56爆大奖在线娱乐的博客
a56爆大奖在线娱乐的园子
账号设置
简洁模式
...
退出登录
注册
登录
Hello$word
博客园
首页
新随笔
联系
订阅
管理
Cadence PCB层的概念
Slikscreen_Top :顶层丝印层 Assemly_Top :装配层,就是元器件含铜部分的实际大小,用来产生元器件的装配图。a56爆大奖在线娱乐自己感觉这一层如果对于贴片的元器件,如电容,就是两个贴片铜片的实际大小,而place_bound_top层是 整个贴片元器件的实际大小,这一点很多人都没真正搞懂!也可
posted @
2016-08-29 09:48
HelloAtom
阅读(
9168
) 评论(
0
)
编辑
收藏
举报
会员力量,点亮园子希望
刷新页面
返回顶部
公告